所有這些解決方案功能都會(huì)額外增加處理器的負(fù)擔(dān)。為了成功實(shí)現(xiàn)提供可接受的語(yǔ)音質(zhì)量和性能的VoIP設(shè)備,開(kāi)發(fā)人員必須使用能夠處理大量并發(fā)實(shí)時(shí)操作的架構(gòu)。這樣的系統(tǒng)至少需要處理4或5個(gè)并發(fā)數(shù)據(jù)流:WAN連接,一般是寬帶接口;LAN接口,如單個(gè)PC連接,或3到5個(gè)端口的以太網(wǎng)連接;至少2個(gè)語(yǔ)音通道;當(dāng)時(shí)可能在用也可能不在用的可選WLAN接口。
為了使單個(gè)芯片支持所有這些處理功能,開(kāi)發(fā)人員往往采用以硬件形式集成了許多相關(guān)VoIP組件的系統(tǒng)級(jí)芯片(SoC)處理器。這種處理器通過(guò)合理組合集成組件來(lái)控制成本,包括以太網(wǎng)連接、TDM接口、存儲(chǔ)器和基于硬件的特殊任務(wù)加速器。這些處理器必須能夠正確處理數(shù)據(jù)路由和應(yīng)用層功能,并使數(shù)據(jù)移動(dòng)不成為過(guò)重的負(fù)擔(dān)而導(dǎo)致瓶頸問(wèn)題,從而影響對(duì)時(shí)間敏感的其它語(yǔ)音處理功能。
由于VoIP系統(tǒng)的分割處理特性,集成了RISC和DSP處理資源的雙處理器方案可以提供最優(yōu)的架構(gòu),用來(lái)最有效地實(shí)現(xiàn)一個(gè)可靠的VoIP系統(tǒng)所要求的眾多組件。在專門(mén)設(shè)計(jì)處理這些任務(wù)的架構(gòu)上實(shí)現(xiàn)每個(gè)任務(wù)可以降低系統(tǒng)復(fù)雜性,并縮短開(kāi)發(fā)時(shí)間。
一般來(lái)說(shuō),在RISC處理上執(zhí)行語(yǔ)音編碼器的內(nèi)核算法的指令數(shù)約是DSP上執(zhí)行指令數(shù)的3倍,保守地估計(jì)周期數(shù)大體上至少相當(dāng)于2倍。例如僅采用RISC架構(gòu)的SoC要求處理器能夠執(zhí)行所有的VoIP組件,包括通話、網(wǎng)絡(luò)協(xié)議和路由器功能以外的語(yǔ)音處理操作,還要處理來(lái)自執(zhí)行錯(cuò)誤架構(gòu)上的某些組件導(dǎo)致的2倍以上的低效任務(wù)。這種處理器需要頻率非常高的工作時(shí)鐘,從而導(dǎo)致更高的成本和發(fā)熱量。另外,需要特別注意對(duì)整個(gè)系統(tǒng)功能的規(guī)模調(diào)整,因?yàn)轭~外的處理容量成本非高,而且如果是最新推出的處理器甚至不可能實(shí)現(xiàn)。即使?jié)M足了容量要求,也必定要犧牲一定的性能或語(yǔ)音質(zhì)量。
與只是RISC的架構(gòu)或雙RISC、多線程架構(gòu)相比,使用雙處理器架構(gòu)劃分跨越兩個(gè)處理器的系統(tǒng)后不僅可以均衡處理負(fù)載,還能顯著降低每個(gè)處理器需要的時(shí)鐘頻率。因?yàn)楣恼扔陬l率的平方,因此還能實(shí)質(zhì)性地減輕功耗和散熱問(wèn)題。另外,由于雙處理器是獨(dú)立的,它們可以工作在不同的時(shí)鐘頻率,因此能夠以最低的成本最大化語(yǔ)音和數(shù)據(jù)處理性能。根據(jù)發(fā)展規(guī)劃,雙處理器還可以在速度、性能和功能等方面做進(jìn)一步優(yōu)化,從而高效地實(shí)現(xiàn)從基本的網(wǎng)關(guān)到具有先進(jìn)安全性的完整防火墻和路由器等功能。
然而,時(shí)鐘頻率和周期效率只是其中的兩大關(guān)鍵性能指標(biāo)。如果沒(méi)有流經(jīng)處理器的高效數(shù)據(jù),那么大量的數(shù)據(jù)移動(dòng)將形成性能瓶頸,有可能將語(yǔ)音質(zhì)量劣化到不能接受的程度。可以采用直接存儲(chǔ)器訪問(wèn)(DMA)機(jī)制,將處理器移出數(shù)據(jù)搬移的關(guān)鍵路徑,從而使數(shù)據(jù)到處理器之間的發(fā)送和存儲(chǔ)無(wú)需耗用CPU資源。例如,當(dāng)DSP完成數(shù)據(jù)塊的處理后,DMA就可以將數(shù)據(jù)移到存儲(chǔ)器等候其它設(shè)備的訪問(wèn),這一過(guò)程無(wú)需耗用一個(gè)DSP執(zhí)行周期。彌補(bǔ)DMA效率的是高速內(nèi)部交換、寬的總線帶寬、數(shù)據(jù)突發(fā)功能以及無(wú)需CPU持續(xù)監(jiān)視而實(shí)現(xiàn)直接數(shù)據(jù)移動(dòng)和處理的智能外設(shè),從而達(dá)到最大化整體系統(tǒng)性能、降低時(shí)延、減少抖動(dòng)效應(yīng),提高語(yǔ)音質(zhì)量的目的。利用這種方式,雙處理器中每個(gè)處理器都無(wú)需管理數(shù)據(jù)流,可以專注于執(zhí)行它們最擅長(zhǎng)的處理、命令和控制功能。其它重要的數(shù)據(jù)移動(dòng)技術(shù)包括:
1. 內(nèi)部總線交換
縱橫交叉(Cross-bar)功能可以有效避免擁塞效應(yīng),減少數(shù)據(jù)移動(dòng)沖突,允許多個(gè)數(shù)據(jù)流同時(shí)流動(dòng),并允許并發(fā)的控制寄存器訪問(wèn)。交換功能使任意兩個(gè)外設(shè)之間的數(shù)據(jù)移動(dòng)無(wú)需RISC或DSP內(nèi)核的參與。
2. 處理器緩存大小調(diào)整
指令和數(shù)據(jù)緩存可以根據(jù)特定的應(yīng)用處理和業(yè)務(wù)要求進(jìn)行優(yōu)化。緩存以與處理器相同的速度運(yùn)行可以有效減少引起處理器宕機(jī)的外部存儲(chǔ)器存取次數(shù),從而提高系統(tǒng)總體性能。
3. 外部存儲(chǔ)器接口
一個(gè)高效的處理器如果饋入數(shù)據(jù)的速度跟不上使用數(shù)據(jù)的速度就容易宕機(jī)。存儲(chǔ)器訪問(wèn)效率取決于總線帶寬、時(shí)鐘速度和段交錯(cuò)操作(bank-interleaving)。當(dāng)結(jié)合使用優(yōu)化的軟件時(shí),性能效率最多時(shí)可以提高40%。
4. 外設(shè)配置
專用外設(shè)經(jīng)過(guò)配置可以在初始化后無(wú)需直接的RISC或DSP支持。結(jié)合分布式DMA控制和數(shù)據(jù)突發(fā)操作,可以最大化外設(shè)效率,從而無(wú)需RISC或DSP的干預(yù)就能執(zhí)行特定的任務(wù)。